🚀 go-pugleaf

> Teoretycznie do dzialania komputerow wystarczyly by rozkazy podobne do 
> RISC:
>
> 1: add,div,pow,sin,sqrt,mul,sub,cmp
> 2: shr,shl, ror,rol,not,and,or,xor
> 3: jnz,jz,jb,ja,jc,jmp,call,ret
> 4: mov,in,out
> prefixy: 8 bits, 16 bits,(24 bits,)32 bits,64 bits,128 bits, 256 
> bits,[absolute address],[relative address],relative address,absolute 
> address,immediate (zmodifikowany relative 0 offset z dodatkowym 
> przesunieciem),
>
> prefix1,prefix2,instrukcja,sufix1,sufix2

prefix1,prefix2,...,prefixn,instrukcja,sufix1,sufix2

> Rejestry nie sa konieczne (potrzebne). Mozna rezerwowac pamiec np. 
> 00000000-00000nnn dla "rejestrow".
>
> x86 jest chaotyczny i nieuporzadkowany. Moze ma jeszcze jakas ukryta 
> "warstwe" rozkazow?

PioM wrote:
> Witam
> 
> Teoretycznie do dzialania komputerow wystarczyly by rozkazy podobne do RISC:
> 
> 1: add,div,pow,sin,sqrt,mul,sub,cmp

Praktycznie pow, sin i sqrt są zbędne, a teoretycznie komputer może mieć 
tylko jeden rozkaz, np odejmij i skocz jeśli mniejsze od zera.

> 2: shr,shl, ror,rol,not,and,or,xor

Przesada. Można żyć bez ror/rol.

> 3: jnz,jz,jb,ja,jc,jmp,call,ret

Też się można obyń bez części tych instrukcji.

> 4: mov,in,out

Całkowicie zbędne ;)

> prefixy: 8 bits, 16 bits,(24 bits,)32 bits,64 bits,128 bits, 256 

A po co komu jakieś prefiksy?

> bits,[absolute address],[relative address],relative address,absolute 
> address,immediate (zmodifikowany relative 0 offset z dodatkowym 
> przesunieciem),

Adresowanie absolutne jest zbędne.

> prefix1,prefix2,instrukcja,sufix1,sufix2

Wystarczy sama instrukcja.

> Rejestry nie sa konieczne (potrzebne). Mozna rezerwowac pamiec np. 
> 00000000-00000nnn dla "rejestrow".

Teoretycznie tak. Praktycznie rejestry są niezbędne dla uzyskania 
sensownej wydajności.

> x86 jest chaotyczny i nieuporzadkowany. Moze ma jeszcze jakas ukryta 
> "warstwe" rozkazow? 

Jest chaotyczny, ale mniej, niż Ci się wydaje. Oczywiście, że 
współczesne x86 mają "ukrytą" warstwę RISC i od dawna prowadzi się 
dyskusje, czy należy tę warstwę "odkryć". Częściowo zrobiono to w 
procesorach VIA, taki mechanizma mają obecnie procesory AMD, ale jest on 
utajniony i nie używany do celów innych niż testy wewnątrz firmy.

> Teoretycznie do dzialania komputerow wystarczyly by rozkazy podobne
> do RISC:

Teoretycznie to każdy układ można zbudować na samych NANDach. Albo samych 
NORach. Można żyć w jaskini lub szałasie, zamiast internetu dawać znaki 
dymne. Z polowaniem na mamuty może być już problem.

> 1: add,div,pow,sin,sqrt,mul,sub,cmp
> 2: shr,shl, ror,rol,not,and,or,xor
> 3: jnz,jz,jb,ja,jc,jmp,call,ret
> 4: mov,in,out
> prefixy: 8 bits, 16 bits,(24 bits,)32 bits,64 bits,128 bits, 256
> bits,[absolute address],[relative address],relative address,absolute
> address,immediate (zmodifikowany relative 0 offset z dodatkowym
> przesunieciem),
>
> prefix1,prefix2,instrukcja,sufix1,sufix2
>
> Rejestry nie sa konieczne (potrzebne). Mozna rezerwowac pamiec np.
> 00000000-00000nnn dla "rejestrow".

Twoją listę MOŻNA BY ukrócić do jednej trzeciej.

> x86 jest chaotyczny i nieuporzadkowany.

Zgodność wstecz. Co jakiś czas pojawia się "nowa, lepsza koncepcja" typu 
tryb chroniony, 32 bity, MMX, SSE, 64 bity - jednak za każdym razem można 
tylko coś DODAĆ, a niczego UJĄĆ.

Po to, by najnowsze Core Sruo było zgodne z układem Intel 8086 z 1980 roku.

> Moze ma jeszcze jakas ukryta "warstwe" rozkazow?

Ma. Ale jest ona inna u Intela i inna u AMD, w zasadzie inna w każdym nowym 
jądrze. Stanowi tajemnicę producenta.

Pierwszym procesorem, który _wewnętrznie_ był risc-iem z warstwą "emulacji" 
x86 był Athlon.


-- 
Azarien

Wiktor S. wrote:
> Ma. Ale jest ona inna u Intela i inna u AMD, w zasadzie inna w każdym 
> nowym jądrze. Stanowi tajemnicę producenta.
> 
> Pierwszym procesorem, który _wewnętrznie_ był risc-iem z warstwą 
> "emulacji" x86 był Athlon.

NexGen Nx586 - 1994
AMD K6 - 1997
IDT C6 - 1997? chyba

Wszystkie miały możliwość programowania w kodzie RISC, oczywiście 
nieudokumentowaną i tajną, ale wiadmowo było, że producenci z tego 
korzystają. W Nx586 było ciekawiej - zamiast kodu RISC był podzbiór 
instrukcji x86, w którym zostały przez producenta zaprogramowane co 
bardziej złożone instrukcje x86.

>> Pierwszym procesorem, który _wewnętrznie_ był risc-iem z warstwą
>> "emulacji" x86 był Athlon.

> NexGen Nx586 - 1994
> AMD K6 - 1997
> IDT C6 - 1997? chyba

Hmm...
Dlaczego więc dopiero przy pierwszym Athlonie zaczęło się ach i och nad 
takimi "ficzerami"? :-)


-- 
Azarien

Wiktor S. wrote:
>>> Pierwszym procesorem, który _wewnętrznie_ był risc-iem z warstwą
>>> "emulacji" x86 był Athlon.
> 
>> NexGen Nx586 - 1994
>> AMD K6 - 1997
>> IDT C6 - 1997? chyba
> 
> Hmm...
> Dlaczego więc dopiero przy pierwszym Athlonie zaczęło się ach i och nad 
> takimi "ficzerami"? :-)

Nie jestem socjologiem, tylko informatykiem, więc nie do mnie to pytanie 
(o achy i ochy). Pierwszym sprzedawanym "RISCowym" x86 był NexGen, 
drugim PentiumPro, potem K5, K6 itd. Ani PentiumPro z rodzinką ani K5 
nie miały (chyba) możliwości programowania w natywnym kodzie RISC, 
pozostałe procesory taką możliwość miały, w różnym stopniu utajnioną.

W śro, 20 gru 2006 o 10:17 GMT, Bernard napisał(a):
> Wiktor S. wrote:
>>>> Pierwszym procesorem, który _wewnętrznie_ był risc-iem z warstwą
>>>> "emulacji" x86 był Athlon.
>> 
>>> NexGen Nx586 - 1994
>>> AMD K6 - 1997
>>> IDT C6 - 1997? chyba
>> 
>> Hmm...
>> Dlaczego więc dopiero przy pierwszym Athlonie zaczęło się ach i och nad 
>> takimi "ficzerami"? :-)
>
> Nie jestem socjologiem, tylko informatykiem, więc nie do mnie to pytanie 
> (o achy i ochy). Pierwszym sprzedawanym "RISCowym" x86 był NexGen, 
> drugim PentiumPro, potem K5, K6 itd. Ani PentiumPro z rodzinką ani K5 
> nie miały (chyba) możliwości programowania w natywnym kodzie RISC, 
> pozostałe procesory taką możliwość miały, w różnym stopniu utajnioną.

Pentium Pro (i nowsze) mają możliwość wczytania mikrokodu (Intel w ten
sposób udostępnia poprawki błędów), a to chyba to.


-- 
Jakub Bogusz  |  http://qboosh.pl/

Użytkownik "Bernard" <bernard@earth.net> napisał w wiadomości 
news:em8b0e$26t$1@achot.icm.edu.pl...
> PioM wrote:
>> Witam
>>
>> Teoretycznie do dzialania komputerow wystarczyly by rozkazy podobne do 
>> RISC:
>>
>> 1: add,div,pow,sin,sqrt,mul,sub,cmp
>
> Praktycznie pow, sin i sqrt są zbędne, a teoretycznie komputer może mieć 
> tylko jeden rozkaz, np odejmij i skocz jeśli mniejsze od zera.

Pow moze byc zamiast sqrt. Sin stablicowac mozna,

>> 2: shr,shl, ror,rol,not,and,or,xor
>
> Przesada. Można żyć bez ror/rol.

Moga sie przydac.

>> 3: jnz,jz,jb,ja,jc,jmp,call,ret
>
> Też się można obyń bez części tych instrukcji.
>
>> 4: mov,in,out
> Całkowicie zbędne ;)

blad ;))

>> prefixy: 8 bits, 16 bits,(24 bits,)32 bits,64 bits,128 bits, 256
>
> A po co komu jakieś prefiksy?

Do obrobki tekstu wystarcza 16 bitowe, do grafiki 2D 32 i 64 bitowe.

>> bits,[absolute address],[relative address],relative address,absolute 
>> address,immediate (zmodifikowany relative 0 offset z dodatkowym 
>> przesunieciem),
>
> Adresowanie absolutne jest zbędne.
>
>> prefix1,prefix2,instrukcja,sufix1,sufix2
>
> Wystarczy sama instrukcja.

Ekonomia to przeklestwo. Po co nam male kody?.

>> Rejestry nie sa konieczne (potrzebne). Mozna rezerwowac pamiec np. 
>> 00000000-00000nnn dla "rejestrow".
> Teoretycznie tak. Praktycznie rejestry są niezbędne dla uzyskania 
> sensownej wydajności.

Adres 0 moze byc w cache, wiec powinno byc wydajne.

>> x86 jest chaotyczny i nieuporzadkowany. Moze ma jeszcze jakas ukryta 
>> "warstwe" rozkazow?
>
> Jest chaotyczny, ale mniej, niż Ci się wydaje. Oczywiście, że współczesne 
> x86 mają "ukrytą" warstwę RISC i od dawna prowadzi się dyskusje, czy 
> należy tę warstwę "odkryć". Częściowo zrobiono to w procesorach VIA, taki 
> mechanizma mają obecnie procesory AMD, ale jest on utajniony i nie używany 
> do celów innych niż testy wewnątrz firmy.

Trzeba projektowac wlasne procerory, zeby miec rowne szanse.

>>> prefix1,prefix2,instrukcja,sufix1,sufix2
>> 
>> Wystarczy sama instrukcja.
> 
> Ekonomia to przeklestwo. Po co nam male kody?.

Po co nam ograniczanie do 10 instrukcji?


-- 
Azarien

>> Ekonomia to przeklestwo. Po co nam male kody?.
> Po co nam ograniczanie do 10 instrukcji?

Latwiej pamietac i sprawniej mozna uzywac.
Ale to ma tez wady.

--
PioM

1: add,sub,mul,div,sin,tg,asin,atg
2: shr,shl, ror,rol,not,and,or,xor
3: jnz,jz,jb,ja,jc,jmp,call,ret
4: mov,cmp,in,out
prefixy: 8 bits, 16 bits,(24 bits,)32 bits,64 bits,128 bits, 256
bits,[absolute address],[relative address],relative address,absolute
address,immediate (zmodifikowany relative 0 offset z dodatkowym
 przesunieciem), double

 prefix1,prefix2,instrukcja,sufix1,sufix2

 prefix1,prefix2,...,prefixn,instrukcja,sufix1,sufix2

 Rejestry nie sa konieczne (potrzebne). Mozna rezerwowac pamiec np.
 00000000-00000nnn dla "rejestrow".

Teraz wyglada perfekcyjnie.

tg jest podobny do wykresu sqrt,pow, wiec dalem mul i div.(x88?) 

PioM wrote:

> 1: add,sub,mul,div,sin,tg,asin,atg
> 2: shr,shl, ror,rol,not,and,or,xor
> 3: jnz,jz,jb,ja,jc,jmp,call,ret
> 4: mov,cmp,in,out
[...]
> Teraz wyglada perfekcyjnie.

No i? Zaskoczysz nas teraz jakims ciekawym wnioskiem? Napiszesz petycje do
AMD albo Intela? Zaporojektujesz swoj procesor? A moze po prostu
przestaniesz robic z tej grupy prywatnego bloga? ;)

-- 
Michal Schulz

 1: add,div,sqrt,pow,sin,tg,asin,atg
>> 2: shr,shl, ror,rol,not,and,or,xor
>> 3: jnz,jz,jb,ja,jc,jmp,call,ret
>> 4: mov,cmp,in,out

Koncze juz. Lepiej napisac petycje, choc pewnie na marne.

> No i? Zaskoczysz nas teraz jakims ciekawym wnioskiem? Napiszesz petycje do
> AMD albo Intela? Zaporojektujesz swoj procesor? A moze po prostu
> przestaniesz robic z tej grupy prywatnego bloga? ;)

Blog. Bez przesady... :)) Stwierdzilem, ze to moze byc wazne. Moze inni 
eksperci zweryfikuja to?

Intel opracowal standard, gdzie 0 jest na poczatku, w cyfrach 0 jest na 
koncu. W polowie liczb jest !0, dla rownowagi. Polowa jest koncem liczb 
dodatnich.

--
Piotr Marasz

PioM wrote:

> Intel opracowal standard, gdzie 0 jest na poczatku, w cyfrach 0 jest na
> koncu. W polowie liczb jest !0, dla rownowagi. Polowa jest koncem liczb
> dodatnich.

Dociagnij ten tok myslowy do konca i napisz po polsku o co ci chodzi... :)

-- 
Michal Schulz

> PioM wrote:
>
>> Intel opracowal standard, gdzie 0 jest na poczatku, w cyfrach 0 jest na
>> koncu. W polowie liczb jest !0, dla rownowagi. Polowa jest koncem liczb
>> dodatnich.
>
> Dociagnij ten tok myslowy do konca i napisz po polsku o co ci chodzi... :)

!0 to granica, moze X i pewnie ma zwiazek z 0.
Koncze ten watek....

> -- 
> Piotr Marasz