Article View: pl.comp.lang.asm
Article #907Re: x86 i risc
From: Bernard
Date: Wed, 20 Dec 2006 10:17
Date: Wed, 20 Dec 2006 10:17
17 lines
1557 bytes
1557 bytes
Wiktor S. wrote: >>> Pierwszym procesorem, który _wewnętrznie_ był risc-iem z warstwą >>> "emulacji" x86 był Athlon. > >> NexGen Nx586 - 1994 >> AMD K6 - 1997 >> IDT C6 - 1997? chyba > > Hmm... > Dlaczego więc dopiero przy pierwszym Athlonie zaczęło się ach i och nad > takimi "ficzerami"? :-) Nie jestem socjologiem, tylko informatykiem, więc nie do mnie to pytanie (o achy i ochy). Pierwszym sprzedawanym "RISCowym" x86 był NexGen, drugim PentiumPro, potem K5, K6 itd. Ani PentiumPro z rodzinką ani K5 nie miały (chyba) możliwości programowania w natywnym kodzie RISC, pozostałe procesory taką możliwość miały, w różnym stopniu utajnioną.
Technical Details
Message-ID:
<emb2e1$cd6$1@achot.icm.edu.pl>Path:
mbox-mo1.pugleaf.net!news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!news2.icm.edu.pl!not-for-mailReferences:
<em76n5$9d6$1@atlantis.news.tpi.pl> <em8e8h$h2e$1@news.onet.pl> <em8itm$ev5$1@achot.icm.edu.pl> <em9rfn$8bq$1@news.onet.pl>Show Full Headers
Complete Article Headers
Path: mbox-mo1.pugleaf.net!news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!news2.icm.edu.pl!not-for-mail From: Bernard <bernard@earth.net> Newsgroups: pl.comp.lang.asm Subject: Re: x86 i risc Date: Wed, 20 Dec 2006 11:17:27 +0100 Organization: http://news.icm.edu.pl/ Lines: 17 Message-ID: <emb2e1$cd6$1@achot.icm.edu.pl> References: <em76n5$9d6$1@atlantis.news.tpi.pl> <em8e8h$h2e$1@news.onet.pl> <em8itm$ev5$1@achot.icm.edu.pl> <em9rfn$8bq$1@news.onet.pl> NNTP-Posting-Host: p310-gbm.ii.pw.edu.pl Mime-Version: 1.0 X-Trace: achot.icm.edu.pl 1166609665 12710 194.29.168.171 (20 Dec 2006 10:14:25 GMT) X-Complaints-To: abuse@icm.edu.pl NNTP-Posting-Date: Wed, 20 Dec 2006 10:14:25 +0000 (UTC) In-Reply-To: <em9rfn$8bq$1@news.onet.pl> User-Agent: Thunderbird 1.5.0.8 (Windows/20061025) Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit