Re: x86 i risc

Article View: pl.comp.lang.asm

Article #905

#905

From: Bernard
Date: Tue, 19 Dec 2006 11:40

16 lines
1447 bytes

Wiktor S. wrote:
> Ma. Ale jest ona inna u Intela i inna u AMD, w zasadzie inna w każdym 
> nowym jądrze. Stanowi tajemnicę producenta.
> 
> Pierwszym procesorem, który _wewnętrznie_ był risc-iem z warstwą 
> "emulacji" x86 był Athlon.

NexGen Nx586 - 1994
AMD K6 - 1997
IDT C6 - 1997? chyba

Wszystkie miały możliwość programowania w kodzie RISC, oczywiście 
nieudokumentowaną i tajną, ale wiadmowo było, że producenci z tego 
korzystają. W Nx586 było ciekawiej - zamiast kodu RISC był podzbiór 
instrukcji x86, w którym zostały przez producenta zaprogramowane co 
bardziej złożone instrukcje x86.

Technical Details

Message-ID: <em8itm$ev5$1@achot.icm.edu.pl>

Path: mbox-mo1.pugleaf.net!news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!news2.icm.edu.pl!not-for-mail

References: <em76n5$9d6$1@atlantis.news.tpi.pl> <em8e8h$h2e$1@news.onet.pl>

Show Full Headers

Complete Article Headers

Path: mbox-mo1.pugleaf.net!news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!news2.icm.edu.pl!not-for-mail
From: Bernard <bernard@earth.net>
Newsgroups: pl.comp.lang.asm
Subject: Re: x86 i risc
Date: Tue, 19 Dec 2006 12:40:27 +0100
Organization: http://news.icm.edu.pl/
Lines: 16
Message-ID: <em8itm$ev5$1@achot.icm.edu.pl>
References: <em76n5$9d6$1@atlantis.news.tpi.pl> <em8e8h$h2e$1@news.onet.pl>
NNTP-Posting-Host: p310-gbm.ii.pw.edu.pl
Mime-Version: 1.0
X-Trace: achot.icm.edu.pl 1166528246 15333 194.29.168.171 (19 Dec 2006 11:37:26 GMT)
X-Complaints-To: abuse@icm.edu.pl
NNTP-Posting-Date: Tue, 19 Dec 2006 11:37:26 +0000 (UTC)
In-Reply-To: <em8e8h$h2e$1@news.onet.pl>
User-Agent: Thunderbird 1.5.0.8 (Windows/20061025)
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit

Reply to Parent Message