Article View: pl.comp.lang.asm
Article #901Re: x86 i risc
From: PioM
Date: Thu, 21 Dec 2006 15:07
Date: Thu, 21 Dec 2006 15:07
66 lines
3079 bytes
3079 bytes
Użytkownik "Bernard" <bernard@earth.net> napisał w wiadomości news:em8b0e$26t$1@achot.icm.edu.pl... > PioM wrote: >> Witam >> >> Teoretycznie do dzialania komputerow wystarczyly by rozkazy podobne do >> RISC: >> >> 1: add,div,pow,sin,sqrt,mul,sub,cmp > > Praktycznie pow, sin i sqrt są zbędne, a teoretycznie komputer może mieć > tylko jeden rozkaz, np odejmij i skocz jeśli mniejsze od zera. Pow moze byc zamiast sqrt. Sin stablicowac mozna, >> 2: shr,shl, ror,rol,not,and,or,xor > > Przesada. Można żyć bez ror/rol. Moga sie przydac. >> 3: jnz,jz,jb,ja,jc,jmp,call,ret > > Też się można obyń bez części tych instrukcji. > >> 4: mov,in,out > Całkowicie zbędne ;) blad ;)) >> prefixy: 8 bits, 16 bits,(24 bits,)32 bits,64 bits,128 bits, 256 > > A po co komu jakieś prefiksy? Do obrobki tekstu wystarcza 16 bitowe, do grafiki 2D 32 i 64 bitowe. >> bits,[absolute address],[relative address],relative address,absolute >> address,immediate (zmodifikowany relative 0 offset z dodatkowym >> przesunieciem), > > Adresowanie absolutne jest zbędne. > >> prefix1,prefix2,instrukcja,sufix1,sufix2 > > Wystarczy sama instrukcja. Ekonomia to przeklestwo. Po co nam male kody?. >> Rejestry nie sa konieczne (potrzebne). Mozna rezerwowac pamiec np. >> 00000000-00000nnn dla "rejestrow". > Teoretycznie tak. Praktycznie rejestry są niezbędne dla uzyskania > sensownej wydajności. Adres 0 moze byc w cache, wiec powinno byc wydajne. >> x86 jest chaotyczny i nieuporzadkowany. Moze ma jeszcze jakas ukryta >> "warstwe" rozkazow? > > Jest chaotyczny, ale mniej, niż Ci się wydaje. Oczywiście, że współczesne > x86 mają "ukrytą" warstwę RISC i od dawna prowadzi się dyskusje, czy > należy tę warstwę "odkryć". Częściowo zrobiono to w procesorach VIA, taki > mechanizma mają obecnie procesory AMD, ale jest on utajniony i nie używany > do celów innych niż testy wewnątrz firmy. Trzeba projektowac wlasne procerory, zeby miec rowne szanse.
Technical Details
Message-ID:
<eme858$18o$1@nemesis.news.tpi.pl>Path:
mbox-mo1.pugleaf.net!news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!newsfeed.pionier.net.pl!news.nask.pl!news.nask.org.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mailReferences:
<em76n5$9d6$1@atlantis.news.tpi.pl> <em8b0e$26t$1@achot.icm.edu.pl>Show Full Headers
Complete Article Headers
Path: mbox-mo1.pugleaf.net!news-archive.icm.edu.pl!mat.uni.torun.pl!news.man.torun.pl!newsfeed.pionier.net.pl!news.nask.pl!news.nask.org.pl!newsfeed.tpinternet.pl!atlantis.news.tpi.pl!news.tpi.pl!not-for-mail From: "PioM" <piotrmarasz@hotmail.com> Newsgroups: pl.comp.lang.asm Subject: Re: x86 i risc Date: Thu, 21 Dec 2006 16:07:07 +0100 Organization: tp.internet - http://www.tpi.pl/ Lines: 68 Message-ID: <eme858$18o$1@nemesis.news.tpi.pl> References: <em76n5$9d6$1@atlantis.news.tpi.pl> <em8b0e$26t$1@achot.icm.edu.pl> NNTP-Posting-Host: eot154.internetdsl.tpnet.pl X-Trace: nemesis.news.tpi.pl 1166713833 1304 83.15.231.154 (21 Dec 2006 15:10:33 GMT) X-Complaints-To: usenet@tpi.pl NNTP-Posting-Date: Thu, 21 Dec 2006 15:10:33 +0000 (UTC) X-Priority: 3 X-MSMail-Priority: Normal X-Newsreader: Microsoft Outlook Express 6.00.2900.3028 X-RFC2646: Format=Flowed; Response X-MimeOLE: Produced By Microsoft MimeOLE V6.00.2900.3028 MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit