🚀 go-pugleaf

On 15.01.2025 21:05, Mirek wrote:

> A ten 573 odfiltrowany dobrze?

Masz na myśli zasilanie? Standardowo (jak każdy układ scalony w 
projekcie) ma kondensator 100 nF do masy przy pinie VCC. Jednak jak 
przyjrzałem się projektowi płytki, to może faktycznie moża by w tej 
okolicy dać jakiś mały elektrolit i poprowadzić zasilanie jakaś krótszą 
drogą z okolicy miejsca podpięcia zasilacza. To samo z masą...


> Czyli on jest źródłem szpilek?.

Na to wygląda. Na wyjściach 74HCT573 pojawiają się po raz pierwszy i 
stamtąd propagują na dekoder adresów IO.


> ALE jest tylko do niego?

Tak.


> No dobra, a jak 8085 wystawi ALE, to linie do 573 zmieniają natychmiast 
> stan? - chodzi mi o to czy ta zmiana jest jakoś skorelowana ze szpilkami.

Jeśli dobrze rozumiem działanie 74573, to w stanie wysokim na wejściu LE 
będzie on po prostu powtarzał stany wejść na wyjściach. Zatrzaśnięcie 
następuje dopiero wraz ze zboczem opadającym na LE. Czyli mamy do 
czynienia z następującą sytuacją:
- Procesor ustawia stan wysoki na ALE.
- Na liniach AD0..AD7 nie zdążyły się jeszcze ustalić właściwe poziomu 
odpowiadające dolnemu bajtowi adresu. Przez chwil mamy tam stare dane z 
D0..D7 albo stany nieustalone. Mogą to tłumaczyć np. pojemności 
montażowe - magistrala rozciąga się na dwie płytki, podczas gdy sygnał 
ALE to krótka ścieżka pomiędzy dwoma sąsiadujacymi scalakami.
- Przez moment ten niepoprawny, niestabilny stan jest widoczny na 
wyjściach 74573 (bo w stanie wysokim LE jest on przezroczysty), co 
objawia się w postaci szpilki.
- Po chwili sytuacja się stabilizuje, na wyjścia przekazywane są już 
właściwe sygnały, a na zboczu opadającym ALE następuje ich zatrzaśnięcie.
- To też tłumaczyć dlaczego szpilki nie są widoczne przy każdym impulsie 
na ALE. Raz na jakiś czas po prostu zdarza się, że poprzedni stan jest 
zgodny z tym, co finalnie ma się znaleźć na danej linii Ax.


> To ja bym próbował kondensatory dawać na A5, na CS...

Tak, ale to będzie tylko walka z objawem, a nie przyczyną.
Przy założeniu, że powyższa diagnoza jest prawidłowa, powinienem opóźnić 
moment, w którym 74HCT573 widzi stan wysoki na ALE, żeby linie AD0..AD7 
miały czas się ustabilizować. Temu miał służyć filtr na tej linii, ale 
może zwyczajnie dałem za małe opóźnienie? Albo zamiast filtra RC 
powinienem dać jakąś linię opóźniającą na bramkach/inwertorach?


> A jak wyglądają czasy tych szpilek w porównaniu do taktu procesora?

Są znacząco krótsze od czasów trwania normalnych sygnałów w tym 
systemie. Wydaje mi się, że właśnie dlatego nie wpływają na działanie 
innych komponentów, poza kartą CF. Stare peryferia w stylu 8251 albo 
8253 zwyczajnie ignorują tak krótkie anomalie na liniach CF, podczas gdy 
(relatywnie) współczesna karta CF jest już na tyle szybka, że 
interpretuje je jako normalny sygnał aktywacji, co miesza w komunikacji 
z nią.