🚀 go-pugleaf

onegdaj ‟Kicer” rzecze:
> w docu intela nt 386 można znaleźć informację, iż instrukcja mov reg,mem
> trwa 4 cykle, podczas gdy odwrotna operacja tylko 2. Zapis jak i odczyt
> wymagają od procesora takich samych czynności, skąd więc różnica?
„wymagać” nie znaczy „wykonywać” oraz nie takich samych.
-- 
―oh yea, i got it!
―oh, stupid!
D. Icke

minięty czas wrote:

> onegdaj ?Kicer? rzecze:
>> w docu intela nt 386 można znaleźć informację, iż instrukcja mov reg,mem
>> trwa 4 cykle, podczas gdy odwrotna operacja tylko 2. Zapis jak i odczyt
>> wymagają od procesora takich samych czynności, skąd więc różnica?
> ?wymagać? nie znaczy ?wykonywać? oraz nie takich samych.

jako takie same czynnosci mialem na mysli to co robi BIU komunikując się z 
pamięcią.
pozatym moglbys rozwinąć ?

-- 
Michał Walenciak
Kicer86 at gmail dot com
http://kicer.elsat.net.pl    
gg: 3729519

onegdaj ‟Kicer” rzecze:
>>> w docu intela nt 386 można znaleźć informację, iż instrukcja mov
>>> reg,mem trwa 4 cykle, podczas gdy odwrotna operacja tylko 2. Zapis jak
>>> i odczyt wymagają od procesora takich samych czynności, skąd więc
>>> różnica?
>> ?wymagać? nie znaczy ?wykonywać? oraz nie takich samych.
> jako takie same czynnosci mialem na mysli to co robi BIU komunikując się
> z pamięcią.
> pozatym moglbys rozwinąć ?
nie wiem co to jest ‘biu’, pewnie jakaś ‘unit’ procesora. ;-)
w uproszczeniu: podczas zapisu do pamięci ‘ram’ procesor (‘cpu’) —zależ-
nie  od  ustawień  pracy— może  pozostawić  daną  w pamięci  podręcznej,
a pod  czas  odczytu  z pamięci ‘ram’ musi  ją  odczytać nawet z pamięci
‘ram’, jeśli  nie  ma  w pamięci  podręcznej  procesora.   nie wiem, ile
z tych  mechanizmów ma zaimplementowany sprzęt, na którym pracuje proce-
sor ‟386”, oraz sam procesor —jest w dokumentacji.   w każdym razie— do-
myślam się, że te cztery cykle to jest przypadek pesymistyczny, gdy musi
czytać  z ‘ram’, albo  też  przypadek  półpesymistyczny, gdy musi czytać
z najdalszego  miejsca przechowywania danej uwzględnionego  w dokumenta-
cji.
-- 
 qo   |)      CPL: cs[0..1] (ss[0..1]) p lvl of curr code!
    _x/ ,     RPL: seg_sel[0..1] privilege lvl of seg_sel!
    |    ng  __ -- __ -- __ -- __ -- __ -- __ -- __ -x86-,
,__ -- __ -- DPL: 2._word_of_seg_desc[13..14]:`f seg_desc ,

minięty czas wrote:

> nie wiem co to jest ?biu?, pewnie jakaś ?unit? procesora.?;-)
> w uproszczeniu: podczas zapisu do pamięci ?ram? procesor (?cpu?) ?zależ-
> nie  od  ustawień  pracy? może  pozostawić  daną  w pamięci  podręcznej,
> a pod  czas  odczytu  z pamięci ?ram? musi  ją  odczytać nawet z pamięci
> ?ram?, jeśli  nie  ma  w pamięci  podręcznej  procesora.   nie wiem, ile
> z tych  mechanizmów ma zaimplementowany sprzęt, na którym pracuje proce-
> sor ?386?, oraz sam procesor ?jest w dokumentacji.   w każdym razie? do-
> myślam się, że te cztery cykle to jest przypadek pesymistyczny, gdy musi
> czytać  z ?ram?, albo  też  przypadek  półpesymistyczny, gdy musi czytać
> z najdalszego  miejsca przechowywania danej uwzględnionego  w dokumenta-
> cji.

386 nie ma pamieci cache ;)
biu jest to jednostka procesora która zajmuje się pobieraniem i zapisywaniem 
danych z/do pamieci zewnętrznej ram.
W obydwu przypadkach potrzebuje 2 cykli zegara aby zakonczyć transmisję.
Po małej dyskusji na #asm @ freenode wyszło, że procesor przy wykonywaniu 
rozkazu zapisu do pamieci wysyła potrzebne dane do biu i leci dalej z 
wykonywaniem kolejnych rozkazów. przy odczycie sila rzeczy musi czekac na 
zakonczenie operacji. 

-- 
Michał Walenciak
Kicer86 at gmail dot com
http://kicer.elsat.net.pl    
gg: 3729519